Anúncios
1º Exame - Publicação de notas e revisão de provas
26 junho 2017, 13:55 • Horácio Neto
As classificações do 1º Exame deverão ser publicadas até 3ª feira, 27-Jun.
A revisão de provas será na 5ª feira, 29-Jun, 15H00-18H00, no meu gabinete no INESC-ID.
Horários de Dúvidas - 1º Exame
14 junho 2017, 11:53 • Horácio Neto
Sexta 16-Jun 15H30-18H30
Segunda 19-Jun 15H30-18H30
no meu gabinete, no INESC-ID.
Projectos pendentes
6 junho 2017, 14:49 • Horácio Neto
Estarei no LSD2 na 4ª feira 7-Junho às 17H e na 6ª feira 9-Junho às 17H.
Aulas Teóricas
25 maio 2017, 19:15 • Horácio Neto
A leccionação de matéria teórica terminou no dia 24 de Maio.
Durante os horários das aulas teóricas de 26/5, 31/5 e 2/6, será dado suporte à realização dos projectos (no LSD2).
Course Introduction
6 fevereiro 2017, 10:57 • Horácio Neto
Lectures will begin on wednesday, Feb-22 15H30 at EA3.
Labs will begin on the week of Mar-1.
Each
group may have up to 2 students. Lab inscriptions will be processed via
fenix-groups, starting after the first lecture class on Feb-22. Details
will be provided during the course presentation.
The course main objective is the design and implementation of hardware/software systems of medium complexity using SoC FPGAs.
The students are assumed to have a basic understanding of processor-based systems, digital design, and C programming, as acquired in the MEEC 1st cycle. (HDL experience is not required.)
The course will be design-focused using the new Zynq-7000 All Programmable SoC devices,
which support advanced design of hardware/software embedded systems, by
integrating in the same chip a dual-core ARM processor-based software
system with a FPGA-based hardware system.