Low Power Microarchitecture With Instruction Reuse EVALUATED

Detalhes: Durante os últimos anos o consumo de potência tornou-se um factor muito importante em vários tópicos de pesquisa nos projectos de microprocessadores. Esta tese tem como objectivo principal explorar a metodologia de reutilização de instruções ao nível da Execução tentando reduzir o consumo de potência em processadores superescalares. Este método apresenta ainda a importante característica de não afectar significativamente o desempenho geral dos microprocessadores. Nesta tese é proposto um novo método para reutilizar instruções que fazem parte de pequenos ciclos: após detectar um ciclo as suas instruções são armazenadas no tampão de reordenação e posteriormente reutilizadas. A implementação deste novo método na microarquitectura típica de um processador superescalar implica adicionar duas novas estruturas. Para avaliar o método proposto implementou-se e simulou-se a sua operação com o auxílio das ferramentas do Simplescalar. Durante as simulações usaram-se várias configurações e benchmarks. Os resultados obtidos mostram que a implementação do novo método numa microarquitectura superescalar reduz o consumo de potência sem afectar significativamente o desempenho do processador.

Discussão: setembro 18, 2007, 11:0

Orientação

AUTOR

Frederico Correia Pinto Pratas (ist152065)

ORIENTADOR

Leonel Augusto Pires Seabra de Sousa

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Associado