Redes de distribuição de relógio. Circuitos assíncronos.

16 novembro 2007, 11:00 • Horácio Neto

Restrições de sincronização. Deslizamento de relógio. Distribuição de relógio.

Rede de distribuição global de relógio nas FPGAs Spartan-3. Gestores globais de relógio (DCMs - digital clock managers). DLLs (Delay-Locked Loop circuits) e PLLs (Phase-Locked Loop circuits). Modos de minimização dos problemas de deslizamento de relógio. Componentes principais dos DCM.

Circuitos Assíncronos auto-temporizados. Vantagens e desvantagens. Unidade de dados auto-temporizada em pipeline. Geração de sinais de finalização. Protocolos de auto-sincronização. Micro-pipelines.

GALS - sistemas globalmente assíncronos mas localmente síncronos.

Sistemas com múltiplos domínios de relógio.