Processadores super-escalares

21 abril 2010, 11:00 • Leonel Augusto Pires Seabra de Sousa

- Processamento especulativo

- Integração da predição de salto no esquema de Tomasulo: Reorder Buffer (ROB) e Register Alias Table (RAT)

- Arquitectura dos processadores super-escalares

Predição dinâmica de saltos

20 abril 2010, 14:00 • Leonel Augusto Pires Seabra de Sousa

- Técnicas de predição dinâmica de saltos

- Circuitos para predição dinâmica de saltos: BPB, BTB

- máquinas de estados de predição com 4 estados

- Técnica de predição dinâmica de saltos com correlação

- Circuitos de predição dinâmica de saltos com correlação usando um BHR

2ª Fase do Projecto: Descrição estrutural do processador

20 abril 2010, 12:30 • Leonel Augusto Pires Seabra de Sousa

 Descrição estrutural do processador do microprocessador urisc.

2ª Fase do Projecto: Descrição estrutural do processador

20 abril 2010, 09:30 • Leonel Augusto Pires Seabra de Sousa

 Descrição estrutural do processador do microprocessador urisc.

Reolução de conflitos de controlo

14 abril 2010, 11:00 • Leonel Augusto Pires Seabra de Sousa

- Técnicas para resolução dinâmica dos conflitos de controlo

- Circuitos para predição dinâmica de saltos: BTB, BPB (BHT)

- Predição de saltos local e com correlação