Anúncios
Lab de 6ªf e labs emfalta
29 abril 2019, 21:34 • José Júlio
Quem não fez o 5º Lab poderá fazê-lo no horário de dúvidas de 5ªf , 14h, de preferência. Também na 6ªf, de preferência às 9h:30m, mas também às 15h:30, há algumas vagas disponíveis.
Aula Prática de 6ªf , dia 26
26 abril 2019, 01:38 • José Júlio
A aula indicada no horário destina-se a realização de labs em falta.
Horário de dúvidas para o teste
12 abril 2019, 13:25 • José Júlio
Dia 22 -10h às 12h
Horário de dúvidas de 5ªf/LAB
28 março 2019, 01:21 • José Júlio
Lembrar que o horário de dúvidas de 5ªf, 14h, pode ser utilizado para compensar ou realizar integralmente o Lab. Entretanto, uma vez que foi ultrapassado o problema surgido na sessão laboratorial do 1º turno de 5ªf, pedia-se aos grupos desse turno que viessem completar a parte restante do lab naquele horário, durante um tempo que não ultrapassará uma hora.
Bibliografia de apoio à ficha 2
18 março 2019, 22:25 • José Júlio
A matéria controller+datapath=processor, tratada nesta disciplina no âmbito das linguagens de descriçaõ de hardware de alto nível, é assunto das disciplinas de Sistemas Digitais e Arquitetura de Computadores. Diversa literatura nesta área pode ser encontrada na WEB. A abordagem de maior interesse na perspectiva dos sistema embebidos é, na minha opinião, a dada por Frank Vahid no seu livro Digital Design with RTL Design, VHDL, and Verilog. Na WEB podem ser encontrados ficheiros Power Point (*.ppt) com extensos resumos de Capítulos do mesmo.