-Ficha 4_2017_aval: Problema II.d  VDD=10V;

                                                         Corrigido o valor do eixo dos yy de 584 para 384  

-Ficha 5 Problema I: Para melhorar a compreensão do desenho foi acrescentada a identificação dos estados associados a cada um dos                                               clocks;               

               Problema  II: Não entrou para a avaliação da "ficha" ( Grupo II- controlador de VGA) também não virá para o teste.

-Ficha 6-2017_aval: Problema III-b Corrigida no esquema a disposição dos terminais de porta dos transístores. 

                               Problema IV-b Corrigido o valor da fase.

- Teste 2.b_2016- Problema II.b- Corrigida a expressão de D0  mas sem alterar o resultado da LUT que está certo.