Sumários

Trabalho 3 - Máquina de estados

31 Março 2014, 08:00 José Júlio Alves Paisana

Desenvolvimento de máquina de estados com base na linguagem Verilog. Implementação em fpga.


Trabalho 3 - Máquina de estados

28 Março 2014, 13:30 José Júlio Alves Paisana

Desenvolvimento de máquina de estados com base na linguagem Verilog. Implementação em fpga.


Conversores ADC flash

28 Março 2014, 11:00 José Júlio Alves Paisana

Vantagens e desvantagens. Natureza dos erros. Tecnicas de redução de erros de descritização


Trabalho 3 - Máquina de estados

28 Março 2014, 09:00 José Júlio Alves Paisana

Desenvolvimento de máquina de estados com base na linguagem Verilog. Implementação em fpga.


Métrica dos conversores adc

26 Março 2014, 11:00 José Júlio Alves Paisana

Características dos conversores: resolução, erro e exactidão