Laboratório 2
6 abril 2017, 20:05 • Pedro Tomás
A data de entrega do relatório relativa ao segundo trabalho de laboratório foi adiada para dia 23/4, pelas 23:59.
Adicionalmente foi corrigida a figura 2 do enunciado do trabalho, já que por lapso o sinal PC não aparecia registado na transição ID/EX.
No entanto, os ficheiros VHDL inicialmente disponibilizados não contêm este bug, pelo devem ser usados na resolução do trabalho para a segunda semana.