Dissertação

{pt_PT=Dedicated processor for real-time spike sorting} {} EVALUATED

{pt=Sistemas prostéticos com interface neuronal são uma promissora área de pesquisa que visa melhorar significativamente a qualidade de vida daqueles que sofrem de alguma deficiência. Para isso, é obrigatório interpretar a actividade neuronal extra-celular. Entretanto, a largura de banda necessária à transmissão de todo o sinal registrado é muito maior que o limite disponível. Deste modo, uma das maneiras mais difundidas de ultrapassar esta barreira é a implementação de um Spike Sorting Process on-chip. Isto consiste em um algoritmo que detecta e classifica os spikes, reduzindo as transmissões a apenas o instante de chegada de um spike e sua classificação. Por sua vez, este algoritmo requer a adoção de uma importante hipótese: a forma de um spike não se altera ao longo do tempo para um mesmo neurónio. Além dos requisitos funcionais, um processador implantável é rigorosamente restringida pelos requisitos de baixo consumo energético e baixa dissipação de calor. Nessas circunstâncias, a presente tese propõe o desenvolvimento de um processador dedicado que implementa um Spike Sorting Process de tempo real. Para tanto, foi realizado um estudo acerca dos mais relevantes algoritmos modernos de modo a identificar a melhor alternativa. Esta alternativa é então executada em uma arquitetura desenvolvida para tanto e que consiste em um processador de propósito geral, que executa a maior parte do algoritmo (especialmente as partes com mais controlo), aliado à dois dispositivos de hardware dedicados à implementação de cálculos matemáticos puros. Como resultado, o sistema final é capaz de processar simultaneamente até 100 canais., en=Neural interfaced prosthetic systems is a promising field of study that aims to significantly improve the quality of life of those who suffer from a disability. Thus, to facilitate the development of such devices, it is mandatory to interpret the patients' extra-cellular neural activity. However, the bandwidth required to transmit all the data recorded is much higher than the available limit for an implantable chip. In this context, a widespread approach to overcome this barrier is the implementation of an on-chip Spike Sorting Process. It consists of an algorithm that detects and classifies spikes, reducing the transmissions solely to the information of interest, i.e. the spikes' arrival time and their classification label. Such an algorithm imposes the assumption of a strong hypotheses: for the same neuron, the spikes' shape does not significantly change over time. Apart from the functional requirements, the implantable processor is strictly constrained by the low-energy consumption and low-power dissipation requirements. Under those circumstances, the present thesis proposes the development of a dedicated processor to implement a real-time Spike Sorting Process. Hence, a study of the modern algorithms relevant to this application is conducted in order to identify the best alternative. Furthermore, a novel processor architecture is proposed composed of one general purpose processor, which executes the major part of the algorithm (especially the parts associated to the control-flow), coupled to two dedicated hardware devices that implement pure mathematical calculations. As a result, the final system is capable of processing approximately 100 channels simultaneously.}
{pt=Spike sorting em tempo real, registro neuronal extra-celular, processador dedicado, aquisição multi-canal, potência ultra baixa, en=Real-time spike sorting, extra-cellular neural recording, dedicated processor, multi-channel acquisition, ultra low power}

Julho 22, 2016, 11:0

Publicação

Obra sujeita a Direitos de Autor

Orientação

ORIENTADOR

Pedro Filipe Zeferino Tomás

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Auxiliar

ORIENTADOR

Nuno Filipe Valentim Roma

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Auxiliar