Dissertação

{en_GB=Accelerating Validation in Software Transactional Memory} {} EVALUATED

{pt=A inabilidade em sustentar o escalonamento continuo de tecnologia de processamento, em conjunto com a redução da voltagem (fim da lei de Moore e Dennard), severamente limita potencias ganhos de eficiência de arquiteturas dos computadores. Não se espera que estas limitações sejam superadas, no futuro mais próximo, com os mais recentes desenvolvimentos tecnológicos. Arquiteturas contemporâneas dependem da heterogeneidade de processamento para melhorar o desempenho e a eficiência energética. Sistemas de fins gerais, que integram CPUs e GPUs de vários núcleos no mesmo chipe partilham memória física e virtual, e fornecem acesso atómico e cache-coerente aos dados. Após o estudo dos mecanismos mais comuns de memória transacional, e alguns aspetos de OpenCL suportados pelo hardware recente, experiencias prévias demonstram que o GPU integrado consegue executar um daemon persistente que correrá validação de memória transacional - um processo obrigatório nos sistemas de memória transacional modernos (NOrec, TinySTM) - sem interferir com a execução em tempo real do sistema. Uma descarga cooperativa deste processamento atinge uma capacidade de melhorar o desempenho de execução em transações grandes e prolongadas até 2.1x mais rapidamente que na versão base do TinySTM., en=The inability to sustain continued technology scaling with detained voltage reduction (end of Moore's and Dennard's laws) severely limits further performance increase of computer architectures. Cutting-edge technologies to overcome these limitations are not expected in the near future, so contemporary architectures rely on heterogeneity to improve performance and energy-efficiency. General-purpose systems that integrate multi-core CPUs and GPU on the same die share physical and virtual memory, and can provide atomic and cache coherent access to data. After research into common transactional memory mechanics (specifically TinySTM's internals) and existing OpenCL features on supported hardware, early experimental simulations demonstrate that an integrated GPU can run a persistent GPU daemon that would efficiently perform value based validation, required by modern transactional memory systems such as NOrec and TinySTM, without interfering with the underlying STM's real-time execution. A partial offloading of such computations yielded an up to 2.1x increase in transactional throughput of TinySTM in a popular STMBench7 benchmark when facing large, long running transactions.}
{pt=memória transacional em software, computação heterogênea, validação transacional, arquiteturas integradas, en=software transactional memory, heterogeneous computing, transactional validation, integrated architecture}

Outubro 1, 2020, 14:30

Orientação

ORIENTADOR

Paolo Romano

Departamento de Engenharia Informática (DEI)

Professor Associado