Dissertação

{en_GB=Self-tuning the parallelism degree in Parallel-Nested Software Transactional Memory} {} EVALUATED

{pt=Memória Transacional é um paradigma proeminete da área de computação paralela, cada vez mais utilizado, que permite a paralelização de programas sequenciais de uma forma simples, e expõe grandes níveis de paralelismo. Existem muitas soluções diferentes no contexto da Memória Transaccional. Uma das categorias inclui os sistemas de Memória Transaccional com aninhamento paralelo, que permitem às transacções criar transacções filhas, efectivamente expondo paralelismo adicional de granularidade fina. Os sistemas de Memória Transaccional podem incluir mecanismos de ajuste, que regulam os parâmetros e dinâmica interna em resposta a medidas de desempenho do sistema, para melhorar o seu desempenho. No limite do nosso conhecimento, não foram explorados na pesquisa contemporânea mecanismos de ajuste para Memória Transaccional aninhada. Propomos nesta dissertação criar mecanismos para este tipo de sistema, e analisamos este problema utilizando um sistema de Memória Transaccional de topo, a JVSTM. Desenvolvemos mecanismos para integrar rapidamente diferentes estratégias de ajuste na JVSTM, e estudamos os efeitos e melhorias, ou ausência dos mesmos, de ajustar um sistema de Memória Transaccional com aninhado paralelo. Os resultados obtidos oferecem perspectivas das diferentes estratégias de ajuste, bem como uma base sólida para realizar trabalho futuro., en=Transactional Memory is a promising parallel computing paradigm, increasingly used nowadays, that allows easy parallelization of sequential programs and can expose a great level of parallelism. Many different approaches exist. One such approach is parallel-nested Transactional Memory, where transactions are allowed to spawn their own child transactions, effectively exposing additional levels of fine-grained parallelism. Transactional Memory systems often have tuning mechanisms, which adjust parameters and internal dynamics according to system measurements, to increase performance. To the best of our knowledge, tuning nested Transactional Memory systems has not been explored in contemporary research. We propose to create a tuning mechanism for parallel-nested Transactional Memory, and perform an analysis using a state of the art Transactional Memory system, JVSTM. We develop mechanisms to plug different tuning strategies into JVSTM, and evaluate their effects and improvements, or lack thereof, using a set of benchmarks designed for evaluating STM systems. The results we obtained offer insights on the different tuning strategies, as well as a framework with which future work can be developed.}
{pt=Memória Transaccional em Software, Ajuste, Aninhamento, Optimização, Ajustar Memória Transaccional Aninhada, en=Software Transactional Memory, Tuning, Nesting, Optimization, Tuning Nested Transactional Memory}

Maio 24, 2016, 18:0

Publicação

Obra sujeita a Direitos de Autor

Orientação

ORIENTADOR

Paolo Romano

Departamento de Engenharia Informática (DEI)

Professor Associado

ORIENTADOR

João Pedro Faria Mendonça Barreto

Departamento de Engenharia Informática (DEI)

Professor Auxiliar