Dissertação

{en_GB=Speculative Read-Write Lock Elision} {} EVALUATED

{pt=Transactional Memory (TM), ou Memoria Transacional, é uma alternativa inovadora, e com potencial, a mecanismos de sincronização com trinco para o problema de leitores-escritores. Esta tese analisa o estado de Arte e atuais implementações de TM, focando em particular, em Hardware Read Write Lock Elision (HRWLE). HRWLE é uma técnica de Memória Transacional em Hardware (HTM) recente que aproveita as funcionalidades presentes no processador IBM Power8 (P8) para construir uma implementação speculativa da sincronização leitores-escritores. Infelizmente à sua dependência de características únicas apenas existentes no P8 representam a principal limitação de HRWLE, impossibilitando a sua utilização por outros fornecedores - em particular a Intel, que também oferece suporte de HTM e é mais comum no mercado. Como tal introduzimos Speculative Read Write Lock, um sistema de HTM focado em leitores grandes, que utiliza sincronização para obter desempenhos melhores que os sistemas TM atuais, em troca do aumento no atraso de execução de leitores. É explicado como as suas técnicas permitem uma melhor sincronização de transações de leitura e escrita, permitindo o sistema escalar melhor, e apresentando resultados distinguindo quão importante cada técnica é para a melhoria de desempenho total. A principal motivação desta tese é o desenvolvimento de um sistem HTM genérico, ie. capaz de funcionar em qualquer processadores de qualquer fornecedor, melhorando o seu desempenho e capacidade de escalabilidade em ambientes onde leitores não conseguem executar em HTM. Finalmente apresentamos comparações com alguns sistemas TM típicos em diversas benchmarks., en=Tansactional Memory (TM) is a promising alternative to lock- based synchronization mechanisms. This thesis analyses the state of art and existing implementations of TM, focusing, in particular, on Hardware Read Write Lock Elision (HRWLE). HRWLE is a recently proposed technique that exploits the hardware TM supports of IBM Power8 (P8) processor to build a speculative implementation of the well-known read-write lock abstraction. Unfortunately, though, the reliance on hardware features that are only available on P8 represents a key limitation of HRWLE, which prevents its usage on commodity processors by other vendors - in particular Intels CPUs, which also ship with HTM support and are more commonly employed than P8. As such we introduce Speculative Read Write Lock, a Big-reader focused HTM system which uses synchronization to achieve higher performance than typical TM systems, at the cost of reader latency. We explain how its techniques provide read-only and update transaction synchronization, allowing HTM to scale better, and showing results describing how important each technique is in overall performance. The primary motivation is to develop a generic HTM system usable in all existent HTM machines, improving their performance and scalability in workloads where readers cannot run in HTM. Finally we present performance comparisons with typical TM systems in several benchmarks.}
{pt=memória transacional, sincronização leitores-escritores, elisão de trincos, hardware, en=transactional memory, concurrency control, read-write lock, lock elision, hardware}

Junho 4, 2018, 13:0

Publicação

Obra sujeita a Direitos de Autor

Orientação

ORIENTADOR

Paolo Romano

Departamento de Engenharia Informática (DEI)

Professor Associado