Dissertação

{en_GB=Sigma-Delta Analog-to-Digital Converter for IoT Applications in 130nm CMOS Technology } {} EVALUATED

{pt=Nesta tese é proposto um integrador quase-passivo com condensadores MOS (MOSCAPs), explorando-se a capacidade variável destes dispositivos de forma a diminuir a perda de carga durante a integração. Um modulador quase-passivo de 1a ordem é apresentado sendo utilizado um transconductor para transformar a tensão de entrada numa corrente. A corrente resultante é integrada nos MOSCAPs no domínio da carga, demonstrando-se que através da polarização dos MOSCAPs, é possível assegurar que a integração ocorre com o mínimo de perdas. Esta nova topologia é validada através da implementação de um modulador ΣΔ em tecnologia CMOS de 130 nm. Os resultados da simulação demonstram que o ADC consome 0.08 mW de potência com um ritmo de amostragem de 100 MSps e que atinge um SNDR de 51.13 dB para um OSR de 128, o que corresponde a um ENOB de 8.23 bits. A resolução é limitada pelas propriedades não lineares da integração passiva, no entanto, devido à ausência de amplificadores, o circuito consegue ser implementado numa área muito reduzida de 30 x 60 μm2., en=A quasi-passive 1st order ΣΔ modulator studied, implemented and validated, employing a transconductor to transform the input voltage into current. The resulting current is then integrated into the charge-domain in the MOSCAPs. It is demonstrated that with proper biasing of the MOSCAPs, the negative feedback loop that is inherent to the ΣΔ modulator ensures that the integration takes place at the zone of minimum charge loss. The topology is validated by the implementation of a ΣΔ modulator prototype in a 130 nm process. Simulation results show that the ADC consumes 0.08 mW while sampling at 100 MSps and performs with an SNDR of 51.13 dB for an OSR of 128, which corresponds to an ENOB of 8.23 bits. The resolution is limited by the nonlinear properties of the passive integration, that is leaky because of the MOSCAPs parasitic capacitances. In contrast, due to the absence of high-gain amplifiers, the circuit can fit in a very small area of approximately 30 x 60 μm2. }
{pt=ADC ΣΔ, CMOS 130 nm, quase-passivo 1a ordem single loop, IoT., en=Analog-to-Digital Converter, ΣΔ ADC, CMOS 130 nm, quasi-passive 1^st order single loop, IoT.}

Fevereiro 20, 2019, 9:0

Orientação

ORIENTADOR

Taimur Rabuske Kuntz

INESC

Especialista

ORIENTADOR

Jorge Manuel Dos Santos Ribeiro Fernandes

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Associado