Dissertação

{en_GB=On the Exploration of Automatic Analog Integrated Circuit Placement using Neural Networks} {} EVALUATED

{pt=O trabalho desenvolvido no âmbito desta dissertação tem como objectivo automatizar uma parte do processo do projeto de um circuito integrado analógico, o posicionamento, mais especificamente, onde a posição dos dispositivos é definida de acordo com um grupo de restrições topológicas de modo a que a área ocupada seja mínima e que a degradação da performance do circuito de pre-layout para post-layout seja minimizada. Esta é uma das partes mais críticas de todo o processo de projeto de um circuito, sendo também uma das mais subjetivas, uma vez que cada projetista tem as suas perferências e estilos de layout quando estabelece a posição dos dispositivos. Este trabalho propõe a construção de um modelo usando redes neuronais, sendo baseado nos posicionamentos anteriormente desenhados e não tendo de considerar explicitamente todas as restrições topológicas, uma vez que o modelo deve aprender os padrões presentes nesses projetos anteriores, feitos por projetistas de circuitos e/ou por soluções obtidas por metodologias de posicionamento automático. O modelo proposto tem como input o tamanho dos dispositivos e como outputs as coordenadas destes no layout do circuito. Os resultados obtidos mostram que o modelo consegue não só replicar o posicionamento de projetos antigos, mas também que o modelo mostra indicações de aprender padrões de diferentes templates e aplicá-los a novos dimensionamentos do circuito. No caso em que as redes foram treinadas com 12 templates diferentes, o modelo atingiu um erro médio de apenas 200 nm por cada dispositivo e em 97% dos posicionamentos que gerava não tinham sobreposições., en=The work developed in this master thesis has the objective of automating a portion of the process of designing an analog integrated circuit, more specifically, the placement part of this process, where the position of devices are defined according to a set of topological constraints so that the minimum die area is occupied and the circuit's performance degradation from pre-layout to post-layout is minimized. This is one of the most critical parts of the whole circuit designing work flow and one of the most subjective as well, because each designer has his/her own preferences and layout styles when placing devices. This work proposes the construction of a model using neural networks that is based on previous placement designs and doesn't have to explicitly consider all the topological constraints when doing this process, since it should learn the patterns present in those legacy designs from circuit designers and/or solutions obtained by state-of-the-art automatic placement methodologies. The proposed model takes as input the sizing of the devices and outputs their coordinates in the circuit layout. The obtained results show that this model can not only replicate the legacy designs' placement, but also show indications that it learns patterns from different templates and apply them to new circuit sizings. In the case study in which the networks were trained with 12 different templates, the model has an average error of only 200 nm per device and 97% of the placements it outputs have no overlaps.}
{pt=Projeto de Circuitos Integrados Analógicos, Automação de Projeto Eletrónico, Optimização de Posicionamento, Redes Neuronais, Deep Learning, en=Analog Integrated Circuit Design, Electronic Design Automation, Placement Optimization, Neural Networks, Deep Learning}

Novembro 13, 2018, 18:30

Orientação

ORIENTADOR

Ricardo Miguel Ferreira Martins

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Prof Auxiliar Convidado

ORIENTADOR

Nuno Calado Correia Lourenço

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Prof Auxiliar Convidado