Dissertação
{pt_PT=Deep Architecture for the Versat Reconfigurable Processor (Verilog)} DRAFT
Orientação
ORIENTADOR
José João Henriques Teixeira de Sousa
Departamento de Engenharia Electrotécnica e de Computadores (DEEC)
Professor Auxiliar