Dissertação

{en_GB=Verilog PNG Encoder} {} EVALUATED

{pt=Recentemente a qualidade das imagens aumentou bastante e com isso aumentou também a quantidade de memória necessria para as guardar. O ”Portable Network Graphics” (PNG) é um dependente e poderoso formato de imagem que permite comprimir imagens cruas de forma a diminuir o seu tamanho de armazenamento sem perder a sua excelente qualidade. Como tal, o objectivo desta tese é desen-olver um sistema capaz de alcançar 30 FPS para VGA num (SoC)- (FPGA) sacrificando o mínimo de rácio de compressão possível. De forma a alcançar isto, um núcleo de hardware IP que compreende o processo de pré-compressão e o algoritmo LZ77 foi desenvolvido. Este sistema foi implementado numa placa FPGA Xilinx Kintex UltraScale e o software corre numa CPU RISC-V desenvolvida pela equipa da IObundle. Depois do programa ser executado sem aceleração por parte do hardware, os resultados temporais mostraram que o IP teria de diminuir bastante o tempo de execução do processo. Embora o sistema tenha sido capaz de diminuir, em média, o tempo total de execução em 10 vezes, ainda assim não foi possível atingir o objectivo final de 30 FPS, mas foi capaz de alcançar um rácio de compressão igual ou melhor. A partir destes resultados, foi concluido que a comunicação entre o software e o hardware precisa de optimizações adicionais e que o IP necessita de incluir mais operações que estão a ser executadas pelo software., en=In recent times the quality of images has greatly increased and so did the amount of memory neededto store them. The Portable Network Graphics (PNG) is a reliant and powerful image format that allowsus to compress raw images to decrease their storage size while not losing any of their excellent quality.As such, this thesis objective is to develop a system that can achieve 30 Frames Per Second (FPS)for Video Graphics Array (VGA) in a System On Chip (SoC)-Field-Programmable Gate Array (FPGA)while sacrificing as little compression ratios as possible. To achieve this, an Intellectual Property (IP)hardware core that comprises the pre-compression process and the Lempel-Ziv Coding 1977 (LZ77)algorithm has been developed.This system was implemented in a Xilinx Kintex UltraScale FPGA board and the software runs in aReduced Instruction Set Computer (RISC)-V Central Processing Unit (CPU) developed by the IObundleteam. After the program was executed with no hardware acceleration, the time results showed that theIP would have to greatly decrease the process execution time.Even though the system was able to decrease, on average, the total run time by 10 times, it stillwas not possible to achieve the final objective of 30 FPS but was able to achieve an equal compressionratio or better. From these results, it was concluded that the communication between the software andthe hardware still needs further optimizations and that the IP needs to include more operations that arebeing performed by the software.}
{pt=PNG, pré-compressão, LZ77, RISC-V, FPS, FPGA, en=PNG, pre-compression, LZ77, RISC-V, FPS, FPGA}

Setembro 25, 2020, 10:0

Orientação

ORIENTADOR

José João Henriques Teixeira de Sousa

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Auxiliar