Dissertação

{en_GB=CAD: AIDA-TOP - Analog IC Topology Selection} {} EVALUATED

{pt=Esta tese de mestrado descreve o desenvolvimento de uma metodologia de selecção de topologias altamente customizável, independente da tecnologia, compatível com a ferramenta AIDA-C. A síntese de topologias é um passo essencial no decorrer do projecto de circuitos, maioritariamente dependente do conhecimento de desenhadores experientes. Criar uma ferramenta de EDA para realizar esta tarefa melhoraria substancialmente o time-to-market, visto que muitos outros elementos do projecto de circuits já se encontram automatizados. O método escolhido recorre à informação de optimizações de dimensionamento anteriores, combinando-as com algoritmos de MCDM para obter a topologia mais apta, quer haja um circuito que já alcance os valores pedidos, ou caso não haja nenhum que o faça. O método de selecção de topologias foi implementado no programa AIDA-TOP. Foi testado recorrendo a optimizações do AIDA-C de quatro topologias distintas, pertencentes à família OTA CMOS. A progressão do programa foi verificada usando variados exemplos de input. A ferramenta usou 40 optimizações de teste, cada uma contendo múltiplos circuitos simulados, atingindo 76,41% de taxa de acerto geral., en=This Master thesis describes the development of a technology independent, highly customizable topology selection methodology compatible with AIDA-C. Topology synthesis is an essential step in circuit design, majorly dependent on the knowledge of experienced designers. Producing an EDA tool in this task of a circuit’s design flow would drastically improve its time-to-market, since many other elements in this flow are already automated. The method chosen uses the information of past sizing optimizations, combining them with MCDM algorithms to get the most apt topology. It does so if there exists an optimized circuit able to reach the desired performances, or otherwise. The topology selection method was implemented as the AIDA-TOP program. It was tested using AIDA-C optimizations of four distinct topologies, belonging to the CMOS OTA family. The program was verified to progress as expected with diverse input examples. The tool used 40 test optimizations with multiple simulated circuits each to arrive at an overall accuracy rate of 76,41%.}
{pt=Projecto de circuitos analógicos, Síntese topológica, Automação de Projecto Electrónico, Selecção Topológica, Optimizaçao Multiobjectivo, en=Analog circuit design, Topology Synthesis, Electronic Design Automation, Topology Selection, Multiobjective optimization}

Julho 8, 2020, 16:30

Orientação

ORIENTADOR

Nuno Cavaco Gomes Horta

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Associado

ORIENTADOR

Ricardo Filipe Sereno Póvoa

Escola Superior Náutica Infante D. Henrique

Professor