Dissertação

{en_GB=SoC Implementation of OpenMSP430 Microcontroller in UMC 130nm} {} EVALUATED

{pt=A necessidade crescente de unidades de processamento com sensores incorporados, dedicadas e descentralizadas, no âmbito de redes da Internet das Coisas, cria uma procura por micro controladores integrados. O openMSP430 é um micro controlador de 16 bits de código aberto escrito em Verilog que é compatível com a família de microcontroladores MSP430 da Texas Instruments. Pelas suas características, o openMSP430 foi selecionado para integrar o Sistema-em-um-Chip do projeto PROTEUS. Este circuito, que será implementado em Circuito Integrado de Aplicação Especifica (CIAE), foi previamente sintetizado numa tecnologia alvo UMC CMOS 130nm. Nesta tese, estruturas de teste dedicadas foram adicionadas à descrição estrutural do circuito permitindo a verificação do mesmo pós manufatura. Quatro cadeias de scan foram resintetizadas no circuito, uma técnica de Design For Testability (DFT), que permite um aumento da cobertura de falhas, possibilitando a entrada de vectores de teste, de maneira eficiente, que verificam o correto funcionamento da lógica interna do circuito. Um processo de ATPG foi configurado para gerar vetores de teste para cada cadeia. O layout final do circuito, através de um processo de back-end apresentado, foi obtido usando ferramentas de EDA que executam as tarefas de Place&Route necessárias para atingir um circuito funcional. O circuito final, openMSP430 com memórias de dados e programa e cadeias de scan, ocupa uma área de 1050x2800μm, com uma cobertura de falhas de 94.9% e um consumo de 1.99mW a funcionar a 16 MHz. Antes deste trabalho, duas versões do openMSP430 foram implementadas, no projeto PROTEUS, e enviadas para fabricação., en=The increasing need for decentralised, dedicated, sensoring and processing units on the scope of Internet of Things (IoT) networking creates demand for embedded low-power microcontrollers. The openMSP430 is an open-source 16-bit microcontroller core written in Verilog, that is compatible with the Texas Instruments' MSP430 microcontroller family. Due to its characteristics, the openMSP430 was selected to integrate the System on Chip (SOC) of the PROTEUS project. This open-core, that will be implemented as an Application Specific Integrated Circuit (ASIC), was previously synthesised, for a UMC CMOS 130nm target technology process. In this thesis, dedicated test structures were added to the structural circuit description that allow the post-manufacture verification of the circuit. Four scan chains were resynthesised into the circuit, a Design For Testability (DFT) technique, to increase fault coverage and provide an efficient way to input test vectors that will verify the correct operation of the circuit’s internal logic. An Automatic Test Pattern Generation (ATPG) was configured to generate the test vector for each scan chain. Through a back-end process presented, the final layout of the circuit was obtained using EDA tools that execute Place&Route steps, required to achieve a fully functional layout. The final microcontroller circuit, the openMSP430 with Program and Data memories and scan chains occupies and area of 1050x2800μm, with a fault coverage of 94.9% and a power consumption of 1.99mW when run at 16 MHz. Two versions of the openMSP430 were implemented, under the PROTEUS project, and sent to fabrication prior to this work.}
{pt=Circuito Integrado de Aplicação Especifica, Design For Testability, Automatic Test Pattern Generation (ATPG), Fluxo de Projeto Place&Route, en=ASIC Implementation, Design for Test (DFT), Automatic Test Pattern Generation (ATPG), Cadence Place&Route Design Flow}

Junho 21, 2018, 14:0

Orientação

ORIENTADOR

Paulo Ferreira Godinho Flores

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Auxiliar