Dissertação

Speculative Read-Write Lock Elision EVALUATED

Transactional Memory (TM), ou Memoria Transacional, é uma alternativa inovadora, e com potencial, a mecanismos de sincronização com trinco para o problema de leitores-escritores. Esta tese analisa o estado de Arte e atuais implementações de TM, focando em particular, em Hardware Read Write Lock Elision (HRWLE). HRWLE é uma técnica de Memória Transacional em Hardware (HTM) recente que aproveita as funcionalidades presentes no processador IBM Power8 (P8) para construir uma implementação speculativa da sincronização leitores-escritores. Infelizmente à sua dependência de características únicas apenas existentes no P8 representam a principal limitação de HRWLE, impossibilitando a sua utilização por outros fornecedores - em particular a Intel, que também oferece suporte de HTM e é mais comum no mercado. Como tal introduzimos Speculative Read Write Lock, um sistema de HTM focado em leitores grandes, que utiliza sincronização para obter desempenhos melhores que os sistemas TM atuais, em troca do aumento no atraso de execução de leitores. É explicado como as suas técnicas permitem uma melhor sincronização de transações de leitura e escrita, permitindo o sistema escalar melhor, e apresentando resultados distinguindo quão importante cada técnica é para a melhoria de desempenho total. A principal motivação desta tese é o desenvolvimento de um sistem HTM genérico, ie. capaz de funcionar em qualquer processadores de qualquer fornecedor, melhorando o seu desempenho e capacidade de escalabilidade em ambientes onde leitores não conseguem executar em HTM. Finalmente apresentamos comparações com alguns sistemas TM típicos em diversas benchmarks.
memória transacional, sincronização leitores-escritores, elisão de trincos, hardware

Junho 4, 2018, 13:0

Documentos da dissertação ainda não disponíveis publicamente

Orientação

ORIENTADOR

Paolo Romano

Departamento de Engenharia Informática (DEI)

Professor Associado