Dissertação

Secure Dynamic Reconfiguration of FPGAs EVALUATED

A reconfiguração parcial dinâmica de FPGAs, permite reconfigurar parte da sua estrutura, enquanto o resto do sistema se mantém ativo. No entanto, esta funcionalidade pode ser atacada, particularmente quando a FPGA se encontra num local remoto ou os bitstreams são enviadas através de uma rede insegura. A tecnologia existente providencia alguns mecanismos de segurança, no entanto, estes são muitas vezes inadequados contra os métodos de ataque mais elaborados. O estado da arte existente baseiam-se em processos complexos de validação parcial do bitstream, com um impacto negativo sobre o processo de reconfiguração e os recursos disponíveis. Nesta tese é proposta uma solução para melhorar a segurança de reconfigurações parciais dinâmicas de FPGAs, sem afetar significativamente o desempenho da reconfiguração. A solução proposta usa motores criptográficos de alta performance re-cifrando os bitstreams recebidos remotamente com uma chave gerada aleatoriamente, única por configuração, aquando do armazenamento dos bitstreams na memória externa desprotegida. Um mecanismo CBC-MAC de autenticação adicional é também considerado e combinado com o sistema nativo de deteção de erros por bloco do porto de configuração, permitindo assim uma melhor proteção contra ataques por replicação e do uso de bitstreams inapropriados. A solução proposta introduz um custo acrescido de recursos de 1% relativamente ao sistema base, tendo um menor impacto no processo de reconfiguração quando comparado com o restante estado da arte, conseguindo ritmos de 2.5Gbps. Em relação ao mecanismo de segurança disponibilizados pelas FPGAs da Xilinx, a solução aqui proposta melhora o desempenho de reconfiguração por um fator superior a 3.
Reconfiguração parcial dinâmica segura, Segurança de Bitstream, Cifra de Bitstream, prevenção de desatualização do sistema

Julho 10, 2014, 14:30

Publicação

Obra sujeita a Direitos de Autor

Orientação

CO-ORIENTADOR

Sanjay Kumar Jena

Department of Computer Science and Engineering, NIT Rourkela, INDIA

Professor Catedratico

ORIENTADOR

Ricardo Jorge Fernandes Chaves

Departamento de Engenharia Informática (DEI)

Professor Auxiliar