Dissertação
Suporte Hardware para um Debbuger para o Processador Pedagógico P3 EVALUATED
Alguns dos professores do IST criaram um processador pedagógico chamado P3. Com ele, os alunos da disciplina Arquitectura de Computadores podem desenvolver melhor os seus conhecimentos em relação a esta área. Para o aproveitamento disto por parte dos alunos foi criado um software que simula o suporte hardware no qual é simulado o P3 e as suas interfaces. Neste simulador podemos fazer debug dos programas assembly que queremos programar no processador mas isto tem uma grande desvantagem: a velocidade com programas grandes ou complexos. Posteriormente, um aluno fez na sua tese o desenvolvimento do processador em VHDL assim como uma interface para que o P3 possa interagir com outros dispositivos de entrada/saída do suporte hardware onde vai ser programado numa FPGA e assim poder ver o processador a correr de maneira real. O objectivo da presente tese é desenvolver um debugger hardware para o processador P3 de maneira que se possa fazer o debug de um programa que esteja a correr no P3 de maneira real através do prompt do programa de carregamento e não num simulador como até o momento. O resultado foi testado em programas reais — principalmente no projecto da disciplina Arquitectura de Computadores do ano 2011/2012 — e, em linhas gerais, foi satisfatório ainda que a frequência tenha sido reduzida devido à nova lógica inserida.
outubro 30, 2012, 13:0
Publicação
Obra sujeita a Direitos de Autor
Orientação
CO-ORIENTADOR
Departamento de Engenharia Electrotécnica e de Computadores (DEEC)
Professor Auxiliar
ORIENTADOR
José Carlos Alves Pereira Monteiro
Departamento de Engenharia Informática (DEI)
Professor Associado