Dissertação

Self-tuning the parallelism degree in Parallel-Nested Software Transactional Memory EVALUATED

Memória Transacional é um paradigma proeminete da área de computação paralela, cada vez mais utilizado, que permite a paralelização de programas sequenciais de uma forma simples, e expõe grandes níveis de paralelismo. Existem muitas soluções diferentes no contexto da Memória Transaccional. Uma das categorias inclui os sistemas de Memória Transaccional com aninhamento paralelo, que permitem às transacções criar transacções filhas, efectivamente expondo paralelismo adicional de granularidade fina. Os sistemas de Memória Transaccional podem incluir mecanismos de ajuste, que regulam os parâmetros e dinâmica interna em resposta a medidas de desempenho do sistema, para melhorar o seu desempenho. No limite do nosso conhecimento, não foram explorados na pesquisa contemporânea mecanismos de ajuste para Memória Transaccional aninhada. Propomos nesta dissertação criar mecanismos para este tipo de sistema, e analisamos este problema utilizando um sistema de Memória Transaccional de topo, a JVSTM. Desenvolvemos mecanismos para integrar rapidamente diferentes estratégias de ajuste na JVSTM, e estudamos os efeitos e melhorias, ou ausência dos mesmos, de ajustar um sistema de Memória Transaccional com aninhado paralelo. Os resultados obtidos oferecem perspectivas das diferentes estratégias de ajuste, bem como uma base sólida para realizar trabalho futuro.
Memória Transaccional em Software, Ajuste, Aninhamento, Optimização, Ajustar Memória Transaccional Aninhada

Maio 24, 2016, 18:0

Publicação

Obra sujeita a Direitos de Autor

Orientação

ORIENTADOR

Paolo Romano

Departamento de Engenharia Informática (DEI)

Professor Associado

ORIENTADOR

João Pedro Faria Mendonça Barreto

Departamento de Engenharia Informática (DEI)

Professor Auxiliar