Disciplina Curricular
Projecto e Controlo em Lógica Digital PCLD
Mestrado Integrado em Engenharia Física Tecnológica - MEFT 2017
Contextos
Grupo: MEFT 2017 > 2º Ciclo > Opções
Período:
Peso
6.0 (para cálculo da média)
Objectivos
É objectivo da disciplina o domínio por parte do alunos de conceitos de sistemas de aquisição de dados e controlo e a sua aplicação prática em projecto e desenvolvimento de protótipos e equipamentos de pequena/média dimensão. O projecto de um sistema autónomo com aquisição e controlo embebido serve de métrica no cumprimento destes objectivos.
Programa
Arquitecturas de lógica programável. Introdução à programação de FPGAs. Software e linguagens de programação. O ambiente de simulação do QuartusII e a linguagem VerilogHDL (Hardware Description Language). Compilação e síntese. Exemplos simples de implementações de blocos de hardware em FPGAs. Simulação. Analisador lógico interno e externo às FPGAs. Analisador Time Quest. Lógica combinatória em FPGA. Blocos sequenciais em Verilog: flip-flops, latches e registos. Modularidade e reutilização de código. Optimização de funções lógicas comuns. Entradas assíncronas em sistemas sequenciais. Máquinas de estados. Sincronismo. Clocks. O circuito PLL. Input/Output (I/O). Blocos analógicos: amplificadores operacionais, conversores analógico-digital (ADC) e digital-analógico (DAC). Interface com dispositivos analógicos. Controlo de dispositivos analógicos. A Placa DE2: Botões de pressão e interruptores, LEDs, mostradores LCD e de 7 segmentos, driver VGA, codec som. Vídeo. Sincronismo horizontal e vertical. Frequências de varrimento. Áudio. Sensores, transdutores e actuadores. Grandezas mecânicas, magnéticas e eléctricas. Princípios de funcionamento: efeitos termoeléctricos, electromagnéticos, optoelectrónicos, Motores. Controlo de posição. Servomotores. Determinação digital de posição. Motores passo a passo. O processador Nios II. Consola de operação do Nios. Acesso à memória, instruções ALU, registos, etc. Memória: ciclos de leitura/escrita e tempos de acesso. Tipos de memória. Arquitectura interna. Endereçamento. Leitura e escrita assíncrona em SRAMs.
Metodologia de avaliação
A disciplina é avaliada através da realização de exercícios um trabalho e projecto final realizados em grupo. Os exercícios são realizados são classificados com 0, 1 ou 2. O trabalho agrega os módulos desenvolvidos nos exercícios. O projecto é desenvolvido com base num caderno de encargos. Os exercícios valem 25%, o trabalho 25% e o projecto 50%.