FenixEdu™

Dissertação

Dinamically reconfigurable floating-point arithmetic unit for next-generation processors and accelerators EVALUATED

Detalhes: As dificuldades observadas ao longo das duas últimas décadas no que diz respeito o escalamento da tecnologia de silício para fabrico de circuitos integrados tem enfatizado a necessidade de conceber arquiteturas computacionais inovadoras que permitam realizar o ajuste dinâmico da precisão de operandos, com base nos requisitos reais de cada aplicação, avaliados em tempo de execução, e sem comprometer a exactidão do resultado. Esta adaptabilidade cria também oportunidades para aumentar o desempenho e optimizar a utilização do hardware. Em particular, o uso de sistemas de numeração fazendo uso de formatos de baixa precisão (ex. 16-bit) permite inibir partes do circuito de cálculo aritmético ou até mesmo permitir que estes recursos sejam realocados para explorar paralelismo ao nível dos dados por via de vetorização. Neste contexto, esta tese apresenta uma arquitectura inovadora de uma unidade de cálculo em vírgula flutuante com suporte a todos os tipos de dados definidos na norma IEEE-754 (double, single, half-precision), bem como dos formatos bfloat16 e DLFLoat. Para que tal seja possível, esta unidade faz uso de um mecanismo de adaptação dinâmica dos seus operandos, permitindo um desempenho maior através do uso de vetorização e oferecendo uma maior eficiência energética. O circuito proposto foi implementado utilizando uma tecnologia de 28nm da UMC, ocupando uma área de silício de 53580μm2, com um consumo de potência de apenas 19.9mW, e com capacidade para atingir uma eficiência energética de 152 GOPS/W.
Keywords: Aritmética de ponto flutuante, Transprecisão Dinâmica, Vetorização, SIMD, Eficiência Energética

Discussão: dezembro 6, 2024, 15:30

Documentos da dissertação ainda não disponíveis publicamente