Dissertação
Scalable FPGA-based controller of a thousand-ASIC system in the CERN CMS HGCAL detector EVALUATED
A actual fase de melhoramento do High-Luminosity Large Hadron Collider (HL-LHC) do European Organization for Nuclear Research (CERN) contempla a substituição de cada um dos calorímetros de endcap do detetor Compact Muon Solenoid (CMS) pelo High-Granularity Calorimeter (HGCAL). De modo a permitir a leitura dos seus 6 milhões de canais, o HGCAL usa uma complexa cadeia electrónica que se divide no front-end e back-end. O front-end está localizado na caverna experimental e é composto por 150 000 Application Specific Integrated Circuits (ASICs), enquanto o back-end consiste em aproximadamente 100 Field Programmable Gate Arrays (FPGAs). Cada FPGA está ligada a 108 fibras ópticas, cada uma a funcionar a um ritmo de transmissão de 10.24 Gbit/s, e é responsável pela configuração de até 3500 ASICs. Esta dissertação reporta o contributo que foi realizado no sistema de controlo implementado no back-end do HGCAL para configurar a electrónica do front-end, conhecido como controlo assíncrono (slow control). Utilizando placas de desenvolvimento que permitiram emular o hardware que ainda está em fase de desenvolvimento, foi possı́vel prototipar o slow control e validar os seus protocolos de comunicação, garantindo a completa portabilidade entre os sistemas de prototipagem e do detetor final. O tempo de configuração da electrónica do HGCAL foi estimado em 1 minuto. Outra contribuição deste trabalho para o HGCAL é o desenvolvimento de uma estrutura de acumulação para acelerar o cálculo da média e desvio padrão de diversas métricas utilizadas na testagem do ASIC HGCAL Readout Chip (HGCROC) permitindo uma análise quatro vezes mais rápida.
novembro 11, 2022, 13:0
Publicação
Obra sujeita a Direitos de Autor
Orientação
ORIENTADOR
Departamento de Engenharia Electrotécnica e de Computadores (DEEC)
Professor Associado
