High frequency integrated buck DCDC EVALUATED

Detalhes: Neste trabalho, foi desenhado um controlador Proporcional-Integral-Derivativo (PID) de alta frequência. Este circuito, utiliza técnicas baseadas em atrasos temporais para controlar o tempo que os interruptores se encontram ligados. A frequência de comutação foi aumentada para reduzir o tamanho da bobine e do condensador quando comparados com os conversores buck típicos. Esta redução torna estes componentes adequados para serem utilizados num Sistema Encapsulado, diminuindo o tamanho global do circuito e facilitando o seu design. Na primeira fase, foi desenhado um circuito ideal com um controlador PID. Nesta fase foram encontrados alguns problemas para baixo duty cycle (apesar de cumprir os objetivos estabelecidos, o problema foi investigado). Na segunda fase, foi desenhado um circuito real com correntes PID ideais. Neste circuito, o problema do duty cycle baixo foi resolvido, resultando num circuito estável com sobre/sublevação mínima. Finalmente, o controlador foi totalmente implementado com componentes reais (incluindo as correntes PID), obtendo uma resposta semelhante à fase anterior. O circuito final (realizado numa tecnologia de 180 nm) utiliza uma bobine de 330 nH, um condensador de 2.2 µF para uma frequência de 10 MHz. Foi desenhado para uma tensão de entrada entre 1.62 V e 5.5 V e uma tensão de saída entre 0.5 V e 1.6 V. O circuito foi testado para uma corrente máxima de 600 mA, apresentando sublevação média de 29.04 mV e sobrelevação média de 34.50 mV para um degrau de carga de 500 mA, com tempos de estabelecimento médios de 0.42 µs e 1.00 µs, respetivamente.

Discussão: dezembro 15, 2022, 16:0

Publicação

Obra sujeita a Direitos de Autor

Orientação

AUTOR

Diogo Filipe Albuquerque (ist190049)

ORIENTADOR

Marcelino Bicho dos Santos

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Associado