FenixEdu™

Dissertação

RISC-V Streaming Extension Support on the Spike Simulator EVALUATED

Detalhes: Extensões de instuções vetoriais e Single-Instruction-Multiple-Data (SIMD) têm ganho atenção adicional na última década, como resultado de uma prevalência crescente de domínios exigentes em termos de computação, aumentando assim a necessidade de explorar ao máximo a possibilidade de paralelismo ao nível dos dados. As extensões SSE e AVX da Intel/AMD ou as extensões NEON e SVE da ARM são dois exemplos conhecidos destas Instruction Set Architecture (ISA) extensões. Da mesma maneira, foi recentemente estabelecida uma extensão vetorial comparável para o ISA do RISC-V, conhecida como extensão RISC-V Vector (RVV). Outras extensões também foram desenvolvidas recentemente com o fim de melhorar o desempenho e a eficiência de energia dos sistemas de computação. A extensão de instruções Unlimited Vector Extension (UVE) desenvolvida no laboratório HPCAS do INESC-ID, cuja principal contribuição é fornecer suporte consolidado para processamento de streams de dados, aliviando o processador de tarefas de indexação/endereçamento de memória, além de simplificar o controle de ciclos, é um destes casos. O simulador Spike apesar de ser reconhecido como o simulador de referência para o ISA do RISC-V, ainda não tem acompanhado o recente crescimento de extensões de instruções baseadas no conceito de stream. Averiguando o relatado, propomos a definição de uma nova extensão RISC-V baseada no conceito de stream, integração da mesma com o resto do ISA da RISC-V e introdução de suporte para a extensão definida no simulador Spike. Deste modo, os usuários poderão simular e testar o desempenho desta nova promissora extensão quando usada em aplicações de C/C++.
Keywords: Extensões de instruções vetoriais, Stream, RISC-V ISA, RVV, UVE, Spike

Discussão: novembro 22, 2023, 10:30