Dissertação
IOb-SoC-based tester system EVALUATED
Este trabalho consiste num novo sistema de verificação totalmente integrado para simplificar e encurtar o processo de verificação de novo hardware. O sistema desenvolvido fornece um modelo base que o utilizador pode adaptar para os seus projetos. Os projetos de hardware digital são cada vez mais complexos, o que torna as técnicas de aceleração, tais como a prototipagem com Field Programmable Gate Array (FPGA) essenciais para a verificação. Grande parte do tempo de desenvolvimento dos projetos é utilizado na fase de verificação. Existem poucos instrumentos disponíveis para verificação com FPGAs, o que geralmente implica despender tempo e recursos para desenvolver novos instrumentos para verificar um sistema específico. A validação na fase do chip excede muito o custo da verificação na fase de desenho. Este trabalho apresenta uma solução para estes desafios, utilizando um novo sistema de verificação baseado no IOb-SoC, compatível com qualquer Unit Under Test (UUT). Os ficheiros do UUT seguem um conjunto de requisitos mínimos sem impor restrições de hardware. Este sistema de verificação facilita a sua utilização e configuração através de um conjunto de ferramentas que constroem o sistema automaticamente. Também suporta uma variedade de ferramentas de verificação. Pode ser executado em simulação ou numa FPGA para acelerar testes extensivos. Além disso, inclui a UUT e controla todas as suas entradas e saídas. Usa firmware baseado em C para gerir a sequência de verificação. Possui Ethernet para transferências de dados rápidas e pode usar memória externa para aceder à zona de memória da UUT.
novembro 10, 2022, 11:0
Publicação
Obra sujeita a Direitos de Autor
Orientação
ORIENTADOR
José João Henriques Teixeira de Sousa
Departamento de Engenharia Electrotécnica e de Computadores (DEEC)
Professor Auxiliar