FenixEdu™

Dissertação

Configurable RISC-V softcore processor for FPGA implementation EVALUATED

Detalhes: Ao longo dos últimos anos, o mercado dos processadores tem sido dominado por arquiteturas proprietárias que implementam conjuntos de instruções que requerem licenciamento e pagamento de comissões para que possam ser utilizadas. A ARM é um exemplo de uma empresa que comercializa as suas microarquiteturas para que os fabricantes as possam implementar nos seus produtos e não permite que o seu conjunto de instruções seja utilizado noutras implementações sem estas serem licenciadas. O conjunto de instruções RISC-V surgiu com o objetivo de permitir o desenvolvimento de hardware ou software sem custos, através da criação de um ISA open-source. Deste modo, é possível que qualquer projeto que implemente o RISC-V seja disponibilizado de forma aberta ou até mesmo implementado em produtos comerciais. No entanto, as soluções RISC-V que têm surgido não apresentam os requisitos necessários para que possam ser incluídas em projetos, nomeadamente de investigação, por estarem mal documentadas ou não oferecerem desempenhos adequados. Com este trabalho, pretendeu-se desenvolver um processador RISC-V que tenha como características a adaptabilidade, flexibilidade e funcionalidades que não estão hoje presentes nas soluções atuais. Como base do trabalho, utilizou-se um processador não-RISC-V, o MB-Lite, que foi modificado para implementar este ISA e foi dotado de funcionalidades que até agora não suportava, tais como: caches, transferência de dados via PCIe, módulo de comunicação em série, contadores e temporizadores, e unidades funcionais multi-ciclo. A solução proposta foi implementada e testada numa FPGA, de modo a verificar o correto funcionamento do sistema e a obter a sua caracterização experimental.
Keywords: RISC-V, conjunto de instruções (ISA), arquitetura softcore, FPGA

Discussão: novembro 27, 2019, 14:30