Dissertação
ANN-based Floorplan Recommender for Analog IC Building Blocks witw Broader Topological Contraints Coverage EVALUATED
Neste trabalho de tese de mestrado, a automatização da tarefa de posicionamento de circuitos integrados analógicos é explorada, com o uso de redes neuronais artificiais, com o intuito de criar um rápido gerador de planos de circuitos. O modelo segue uma abordagem não supervisionada, uma vez que não se baseia em nenhum conhecimento ou planos anteriormente existentes para treinar o modelo, mas sim numa função de erro que avalia o cumprimento de restrições topológicas relevantes. Com a contribuição de trabalhos recentes nesta área de geração de planos de circuitos via aprendizagem de máquina, este trabalho tem como objetivo elevar a automatização do processo de posicionamento, introduzindo uma função de erro que suporta novas restrições topológicas, com a finalidade de aumentar a variedade de topologias de circuitos e dispositivos que podem ser tratados. As restrições suportadas neste trabalho são Área Desperdiçada, Simetria, Ilha de Simetria, Proximidade, Fluxos de Corrente, Limite, Regularidade e Sobreposição. As novas restrições adicionadas, Ilha de Simetria, Limite e Regularidade, são testades num otimizador Adam, de forma a provar o seu correto funcionamento e a função de erro é utilizada em três redes neuronais artificiais diferentes, com a finalidade de provar o seu sucesso na previsão de soluções de posicionamento viáveis. Também neste trabalho são utilizados circuitos com até 22 dispositivos num modelo capaz de os manipular simultaneamente, dentro da mesma rede neural artificial.
novembro 19, 2021, 14:0
Publicação
Obra sujeita a Direitos de Autor
Orientação
ORIENTADOR
Departamento de Engenharia Electrotécnica e de Computadores (DEEC)
Professor Associado
