Dissertação

DDR2 Memories Integrated Power Supply EVALUATED

Esta tese apresenta o estudo detalhado de uma alimentação integrada para memórias DDR2, seguindo a norma JESD79-2C. O estudo do conversor DCDC compreende a análise dos modos de operação mais comuns (PWM CM/DM e PFM DM) e as suas características, focando-se também nos modelos de sinal fraco e na comparação destes com os modelos comutados de sinais fortes. O trabalho de Ridley, Tan e Middlebrook, e Basso são apresentados e comparados com os resultados obtidos com o simulador Hsim® no conversor implementado ao nível do transistor. O projecto do regulador linear inclui a análise do estado da arte da indústria em termos de andares de entrada/saída que suportam gamas de tensões de entrada e saída desde a alimentação negativa até à positiva, a análise em sinais fracos, e em sinais fortes através de resposta a transitórios. Foca-se também em amplificadores com saídas do tipo classe-AB, onde um novo esquema eléctrico para o andar de saída é proposto. Este é analisado e implementado, desde a teoria, passando pela topologia escolhida, até ao layout. Para ambos os blocos, a teoria e os resultados de simulação mais relevantes são apresentados, analisados e comparados, sendo tecidas conclusões. Ambas as implementações foram verificadas em silício, encontrando-se em produção, integradas num produto disponível ao consumidor.
Norma JESD79-2C, alimentação para memórias DDR2, conversor DCDC buck, regulador linear, saída classe-AB

Novembro 18, 2009, 10:0

Documentos da dissertação ainda não disponíveis publicamente

Orientação

ORIENTADOR

Marcelino Bicho dos Santos

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Professor Auxiliar